매스웍스, HDL 툴에 자일링스 FPGA 하드웨어 검증기능 추가

Simulink로 자일링스 FPGA 개발 보드에서 HDL 코드 검증 위한 FIL 시뮬레이션 사용

매스웍스는 FIL(FPGA-in-the-Loop) 기능이 있는 자일링스(Xilinx) FPGA 개발 보드용 새로운 EDA Simulator Link 3.3을 출시한다고 밝혔다. FIL을 사용해 엔지니어는 Simulink를 시스템 수준의 테스트 벤치(Testbench)로 사용하는 동안 하드웨어의 동작속도로 설계를 검증할 수 있다.

FIL은 MATLAB 및 Simulink에서 생성된 알고리즘에 대해 EDA Simulator Link가 지원하는 종합적인 HDL 검증 옵션 구성에 새롭게 추가된다. FPGA 기반 검증은 HDL 시뮬레이터를 사용할 때보다 런타임 성능이 현저히 향상되며 알고리즘이 실제 상황에서도 동일하게 작동된다는 신뢰감을 높여 준다.

핵심 제품 기능은 다음과 같다.

ㆍVirtex-6 ML605 개발 보드를 포함한 스파르탄(Spartan) 및 버텍스(Virtex) 계열디바이스모두에 대해 FPGA 개발 보드를 사용하여 MATLAB 코드 및 Simulink 모델의 HDL 구현 검증

ㆍ멘토그래픽스(Mentor Graphics)의 모델심(ModelSim), 멘토그래픽스의 퀘스타(Questa) 및 케이던스(Cadence)의 Design Systems Incisive Enterprise Simulator와의 연동 시뮬레이션(Cosimulation) 기능을 사용하여 MATLAB 코드 및 Simulink 모델의 HDL 구현 검증

ㆍSystemC 가상 프로토타입 환경에서 사용할 수 있는 TLM 2.0 구성요소 생성